Skip to main content
ET4041E

Computer Architecture

Kiến trúc máy tính

Credits
2 credits · 3.25 ECTS (Lec 30 · Ex 0 · Lab 15 · Self 60 periods)
Role
Bắt buộc (Mandatory course)
Semester
5
Language
Tiếng Anh
Instructors
Tạ Thị Kim HuệNguyễn Đức Minh

Course description

The course equips students with basic knowledge of microprocessor architecture and computer systems. The content focuses on: Interface between microprocessor hardware and software; basic components in the computer. Methods for analyzing and quantitatively calculating the performance of computer systems. Instruction Set Architecture (ISA) and its impact on system performance. Pipeline microprocessor design, data conflict resolution techniques, structure and control. Hierarchical memory architecture, cache, and the impact of software on memory performance.

Tiếng Việt

Học phần trang bị cho sinh viên các kiến thức cơ bản về cấu trúc vi xử lý và hệ thống máy tính. Nội dung tập trung vào: Giao diện giữa phần cứng vi xử lý và phần mềm; các thành phần cơ bản trong máy tính. Phương pháp phân tích và tính toán định lượng hiệu năng hệ thống máy tính. Kiến trúc tập lệnh (ISA) và ảnh hưởng của nó đến hiệu năng hệ thống. Thiết kế vi xử lý pipeline, kỹ thuật giải quyết xung đột dữ liệu, cấu trúc và điều khiển. Kiến trúc bộ nhớ phân cấp, bộ đệm (cache) và ảnh hưởng của phần mềm lên hiệu năng bộ nhớ.

Course Learning Outcomes (CLOs) 5

Click each outcome to see the translation, mapped PLOs and contribution level.

  • CLO1 Understand the basic components of computer organization and the levels of abstraction in program processing.

    Hiểu rõ các thành phần cơ bản của tổ chức máy tính và các phân mức trừu tượng trong xử lý chương trình.

    PLO 01 I
  • CLO2 Apply RISC-V 32I instruction set architecture and assembly language to compile programs through abstraction levels.

    Vận dụng kiến trúc tập lệnh RISC-V 32I và hợp ngữ để biên dịch chương trình qua các mức trừu tượng.

    PLO 02 I
  • CLO3 Design the data path block and control block for single-cycle processor and pipeline processor.

    Thiết kế được khối đường dữ liệu và khối điều khiển cho bộ xử lý đơn xung nhịp và bộ xử lý đường ống (pipeline).

    PLO 03 R
  • CLO4 Analyze processing performance, design hierarchical memory architecture, cache and I/O connection system.

    Phân tích hiệu năng xử lý, thiết kế kiến trúc bộ nhớ phân cấp, bộ đệm và hệ thống kết nối vào/ra.

    PLO 03 M
  • CLO5 Demonstrate lab practice skills, teamwork, writing technical reports and presenting microprocessor design projects.

    Thể hiện kỹ năng thực hành lab, làm việc nhóm, viết báo cáo kỹ thuật và thuyết trình dự án thiết kế vi xử lý.

    PLO 10 RPLO 12 R

Assessment

ComponentWeightTiming
Bài kiểm tra tại lớp15.0%
Bài tập lớn15.0%
Điểm cuối kỳ70.0%

All courses